PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-110721

(43)Date of publication of application: 12.04.2002

(51)Int.Cl.

H01L 21/56 H01L 25/065 H01L 25/07 H01L 25/18

(21)Application number: 2000-301952

(71)Applicant: HITACHI LTD

HITACHI HOKKAI SEMICONDUCTOR LTD

(22)Date of filing:

02.10.2000


(72)Inventor:

GOTO MASAKATSU KASAI NORIHIKO

(54) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To improve yield of semiconductor device. SOLUTION: In a method for manufacturing a semiconductor device, on the principal surface of a substrate a plurality of semiconductor chips which are mounted at prescribed intervals from a first edge of the principal surface toward a second edge opposing the first edge are disposed inside a cavity, or a forming mold with the substrate. Then, a step is provided, where a resin is injected inside the cavity from the first edge toward the second edge of the principal surface on the substrate to form a resin encapsulant for encapsulating the plurality of the semiconductor chips in batch, and additionally a step is provided where a cleaning process is conducted on the principal surface of the substrate, before the step of forming the resin encapsulant.



LEGAL STATUS

[Date of request for examination]

16.03.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3621034

[Date of registration]

26.11.2004

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-110721 (P2002-110721A)

(43)公開日 平成14年4月12日(2002.4.12)

(51) Int.Cl.7		識別記号	FΙ		Ŧ	-7]-ド(参考)
H01L	21/56		H01L	21/56	T	5 F O 6 1
	25/065			25/08	В	
	25/07					
	25/18					

審査請求 未請求 請求項の数28 OL (全 19 頁)

(21)出願番号	特顧2000-301952(P2000-301952)	(71)出願人	000005108 株式会社日立製作所		
(22)出廣日	平成12年10月2日(2000.10.2)		東京都千代田区神田駿河台四丁目6番地		
	1 2212 1 1071 2 12 (2000) 1012/	(71)出願人	000233594		
			日立北海セミコンダクタ株式会社		
			北海道亀田郡七飯町字中島145番地		
		(72)発明者	後藤 正克		
			北海道龟田郡七飯町字中島145番地 日立		
			北海セミコンダクタ株式会社内		
		(74)代理人	100083552		
			弁理士 秋田 収喜		


最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 半導体装置の歩留まりの向上を図る。

【解決手段】 半導体装置の製造方法において、基板の一主面上に前記一主面の第1辺側から前記第1辺と対向する第2辺側に向かって所定の間隔を置いて実装された複数の半導体チップを、前記基板と共に成形金型のキャビティの内部に配置し、その後、前記キャビティの内部に前記基板の一主面の第1辺側から第2辺側に向かって樹脂を注入して、前記複数の半導体チップを一括封止する樹脂封止体を形成する工程を備え、更に、前記樹脂封止体を形成する工程の前に、前記基板の一主面に清浄処理を施す工程を備える。



2

【特許請求の範囲】

【請求項1】 基板の一主面上に前記一主面の第1辺側から前記第1辺と対向する第2辺側に向かって所定の間隔を置いて実装された複数の半導体チップを、前記基板と共に成形金型のキャビティの内部に配置し、その後、前記キャビティの内部に前記基板の一主面の第1辺側から第2辺側に向かって樹脂を注入して、前記複数の半導体チップを一括封止する樹脂封止体を形成する工程を備え、

1

更に、前記樹脂封止体を形成する工程の前に、前記基板 10 の一主面に残留する不純物を除去する工程を備えたことを特徴とする半導体装置の製造方法。

【請求項2】 請求項1に記載の半導体装置の製造方法 において、

前記基板の一主面に残留する不純物を除去する工程は、 プラズマクリーニング法で行うことを特徴とする半導体 装置の製造方法。

【請求項3】 請求項3に記載の半導体装置の製造方法 において、

前記プラズマクリーニング法は、前記基板の一主面に残 20 留する不純物を除去すると共に、前記基板の一主面を粗面化するものであることを特徴とする半導体装置の製造方法。

【請求項4】 請求項1に記載の半導体装置の製造方法において、

更に、前記樹脂封止体を形成する工程の前に、前記基板 の一主面上に前記複数の半導体チップを実装する工程を 備え、

前記基板の一主面に残留する不純物を除去する工程は、 前記複数の半導体チップを実装する工程の後であって、 前記樹脂封止体を形成する工程の前に行うことを特徴と する半導体装置の製造方法。

【請求項5】 請求項4に記載の半導体装置の製造方法において、

前記複数の半導体チップを実装する工程は、前記配線基板の一主面に前記半導体チップを接着固定する工程と、前記半導体チップの一主面に形成された電極パッドと前記配線基板の一主面に形成された接続部とをボンディングワイヤで電気的に接続する工程とを含むことを特徴とする半導体装置の製造方法。

【請求項6】 請求項5に記載の半導体装置の製造方法において、

更に、前記半導体チップを接着固定する工程の後であって、前記ボンディングワイヤで電気的に接続する工程の前に、前記半導体チップの電極パッドの表面及び前記基板の接続部の表面に残留する不純物をプラズマクリーニング法で除去する工程を備えたことを特徴とする半導体装置の製造方法。

【請求項7】 請求項1に記載の半導体装置の製造方法 において、 前記基板は、樹脂基板であることを特徴とする半導体装置の製造方法。

【請求項8】 請求項1に記載の半導体装置の製造方法 において、

前記基板は、その一主面に樹脂膜を有することを特徴と する半導体装置の製造方法。

【請求項9】 請求項1に記載の半導体装置の製造方法において、

前記半導体チップは、平面が方形状で形成され、

前記半導体チップの互いに対向する2つの辺は、前記樹脂の注入方向に対して交差していることを特徴とする半 導体装置の製造方法。

【請求項10】 請求項1に記載の半導体装置の製造方法において、

前記樹脂は、多数のフィラーが混入されていることを特徴とする半導体装置の製造方法。

【請求項11】 請求項1に記載の半導体装置の製造方法において、

前記樹脂は、多数のフィラーが混入されたエポキシ系の 熱硬化性樹脂であることを特徴とする半導体装置の製造 方法。

【請求項12】 請求項1に記載の半導体装置の製造方法において、

更に、前記樹脂封止体を形成する工程の後に、前記樹脂 封止体及び前記基板を前記各半導体チップ毎に分割する 工程を備えたことを特徴とする半導体装置の製造方法。

【請求項13】 基板の一主面上に前記一主面の第1辺側から前記第1辺と対向する第2辺側に向かって所定の間隔を置いて実装された複数の半導体チップを前記基板と共に成形金型のキャビティの内部に配置し、その後、前記キャビティの内部に前記基板の一主面の第1辺側から第2辺側に向かって樹脂を注入して、前記複数の半導体チップを一括封止する樹脂封止体を形成する工程を備え、

更に、前記樹脂封止体を形成する工程の前に、前記基板の一主面に粗面化処理を施す工程を備えたことを特徴とする半導体装置の製造方法。

【請求項14】 請求項13に記載の半導体装置の製造 方法において、

40 前記粗面化処理は、プラズマクリーニング法で行うこと を特徴とする半導体装置の製造方法。

【請求項15】 請求項14に記載の半導体装置の製造 方法において、

前記プラズマクリーニング法は、前記基板の一主面に残留する不純物を除去すると共に、前記基板の一主面を粗面化するものであることを特徴とする半導体装置の製造方法。

【請求項16】 請求項13に記載の半導体装置の製造 方法において、

50 更に、前記樹脂封止体を形成する工程の前に、前記配線

基板の一主面上に前記複数の半導体チップを実装する工程を備え、

前記粗面化処理を施す工程は、前記複数の半導体チップ を実装する工程の後であって、前記樹脂封止体を形成す る工程の前に行うことを特徴とする半導体装置の製造方 法。

【請求項17】 請求項16に記載の半導体装置の製造 方法において、

前記複数の半導体チップを実装する工程は、前記配線基板の一主面に前記半導体チップを接着固定する工程と、前記半導体チップの一主面に形成された電極パッドと前記配線基板の一主面に形成された接続部とをボンディングワイヤで電気的に接続する工程とを含むことを特徴とする半導体装置の製造方法。

【請求項18】 請求項17に記載の半導体装置の製造 方法において、

更に、前記半導体チップを接着固定する工程の後であって、前記ボンディングワイヤで電気的に接続する工程の前に、前記半導体チップの電極パッドの表面及び前記基板の接続部の表面にプラズマクリーニング法で洗浄処理 20を施す工程を備えたことを特徴とする半導体装置の製造方法。

【請求項19】 請求項13に記載の半導体装置の製造 方法において、

前記基板は、樹脂基板であることを特徴とする半導体装置の製造方法。

【請求項20】 請求項13に記載の半導体装置の製造 方法において、

前記基板は、その一主面に樹脂層を有することを特徴と する半導体装置の製造方法。

【請求項21】 請求項13に記載の半導体装置の製造 方法において、

前記半導体チップは、平面が方形状で形成され、

前記半導体チップの互いに対向する2つの辺は、前記樹脂の注入方向に対して交差していることを特徴とする半 導体装置の製造方法。

【請求項22】 請求項13に記載の半導体装置の製造 方法において、

前記樹脂は、多数のフィラーが混入されていることを特徴とする半導体装置の製造方法。

【請求項23】 請求項13に記載の半導体装置の製造 方法において、

前記樹脂は、多数のフィラーが混入されたエポキシ系の 熱硬化性樹脂であることを特徴とする半導体装置の製造 方法。

【請求項24】 請求項13に記載の半導体装置の製造 方法において、

更に、前記樹脂封止体を形成する工程の後に、前記樹脂 封止体及び前記基板を前記各半導体チップ毎に分割する 工程を備えたことを特徴とする半導体装置の製造方法。 【請求項25】 基板の一主面上に前記一主面の第1辺側から前記第1辺と対向する第2辺側に向かって所定の間隔を置いて実装された複数の第1半導体チップと、前記各第1半導体チップ上に夫々積層された複数の第2半導体チップとを、前記基板と共に成形金型のキャビティの内部に配置し、その後、前記キャビティの内部に前記基板の一主面の第1辺側から第2辺側に向かって樹脂を注入して、前記複数の半導体チップを一括封止する樹脂封止体を形成する工程を備え、

4

10 更に、前記樹脂封止体を形成する工程の前に、前記基板 の一主面に残留する不純物を除去する工程を備えたこと を特徴とする半導体装置の製造方法。

【請求項26】 請求項25に記載の半導体装置の製造 方法において、

前記基板の一主面に残留する不純物を除去する工程はプラズマクリーニング法で行うことを特徴とする半導体装置の製造方法。

【請求項27】 基板の一主面上に前記一主面の第1辺側から前記第1辺と対向する第2辺側に向かって所定の間隔を置いて実装された複数の第1半導体チップと、前記各第1半導体チップ上に夫々積層された複数の第2半導体チップとを、前記基板と共に成形金型のキャビティの内部に配置し、その後、前記キャビティの内部に前記基板の一主面の第1辺側から第2辺側に向かって樹脂を注入して、前記複数の半導体チップを一括封止する樹脂封止体を形成する工程を備え、

更に、前記樹脂封止体を形成する工程の前に、前記基板 の一主面に粗面化処理を施す工程を備えたことを特徴と する半導体装置の製造方法。

30 【請求項28】 請求項27に記載の半導体装置の製造 方法において、

前記粗面化処理は、プラズマクリーニング法で行うこと を特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造技術に関し、特に、トランスファ・モールド法による一括封止方式を採用する半導体装置の製造技術に適用して有効な技術に関するものである。

40 [0002]

【従来の技術】半導体装置の製造においては、基板の一主面上に実装された複数の半導体チップを1つの樹脂封止体で一括封止し、その後、各半導体チップ毎(各製品毎)に樹脂封止体及び基板を同時に分割して製造する方法が知られている。この製造については、例えば特開平8-107161号公報(公知文献1)並びに特開2000-12578号公報(公知文献2)に開示されている。また、公知文献1には一括封止する樹脂封止体をポッティング法によって形成する方法が開示され、公知文50献2には一括封止する樹脂封止体をトランスファ・モー

ς

ルド法によって形成する方法が開示されている。 【0003】

【発明が解決しようとする課題】本発明者等は、一括封 止する樹脂封止体をトランスファ・モールド法によって 形成する方法(以下、トランスファ・モールド一括封止 方式と呼ぶ)について検討した結果、以下の問題点を見 出した。

【0004】図23万至図26は、従来の半導体装置の製造において、トランスファ・モールドー括封止方式で樹脂封止体を形成する時の樹脂の流れを示す図((A)は模式的平面図,(B)は模式的断面図)である。図23万至図26において、60は基板、60Xは基板60の一主面、61は半導体チップ、62は成形金型、62Aは成形金型62の上型、62Bは成形金型62の下型、63はキャビティ、64はゲート、65はランナー、66はエアベント、67Aは樹脂、67Bはボイド、Sは樹脂の注入方向である。

【0005】トランスファ・モールドー括封止方式は、基板を有するパッケージ構造のBGA(Ball Grid Aarray)型半導体装置、CSP(Chip Size Package 又はChip Scale Package)型半導体装置等の製造に採用されている。この種の半導体装置の製造においては、図23に示すように、一主面60Xに複数の製品形成領域60Aが所定の間隔を置いて行列状に配置された基板60を用いるため、基板60に実装された複数の半導体チップ61も所定の間隔を置いて行列状に配置される。

【0006】トランスファ・モールドー括封止方式では、同図に示すように、キャビティ63、ゲート64、ランナー65、カル(図示せず)、ポット(図示せず)及びエアベント66等を備えた成形金型62が用いられ、樹脂67Aはポットからカル、ランナー65及びゲート64を通してキャビティ63の内部に注入される。

【0007】基板60としては、通常、平面が長方形状のものが用いられるため、これに対応してキャビティ63の平面形状も長方形状となる。この場合、キャビティ63の内部の全域にわたって樹脂67Aが均一に充填されるように、キャビティ63の互いに対向する2つの長辺のうちの一方の長辺側にこの一方の長辺に沿って複数のゲート64が設けられるため、樹脂67Aは、キャビ40ティ63の内部に基板60の一方の長辺側から他方の長辺側に向かって注入される。

【0008】このようにしてキャビティ63の内部に注入された樹脂67Aは、図23乃至図25に示すように基板60の一方の長辺側から他方の長辺側に向かって流れ、図26に示すようにキャビティ63の内部に充填される。

【0009】ところで、キャビティ63の内部に注入された樹脂67Aは、半導体チップ61の一主面及び側面に沿って流れる。半導体チップ61の一主面及び側面に 50

沿って流れる樹脂67Aは半導体チップ61間に流れ込 むが、半導体チップ61の一主面に沿って流れる樹脂6 7 Aは半導体チップ61によって流れを妨げられるた め、半導体チップ61の側面に沿って流れる樹脂67A よりも流速が遅い。このため、半導体チップ61の一主 面に沿って流れる樹脂67Aと半導体チップ61の側面 に沿って流れる樹脂 6 7 A とが交わる所 (図 2 5 参照) でボイド67Bが発生する。このボイド67Bは、樹脂 注入過程において樹脂 6 7 A の流れによって移動しなが ら徐々に小さくなるが、樹脂61Aの注入方向Sに対し て半導体チップ61によって影となる所(図26参照) にボイド67Cが残存してしまう。トランスファ・モー ルド法では、樹脂の充填が終了した後、注入時の圧力よ りも高い圧力を加えて樹脂中に巻き込まれたボイドを小 さくする工程が施されるが、この工程が施されてもボイ ド67Cは、温度サイクル試験時においてポップコーン 現象を起こさない程度のボイドよりもかなり大きいた め、半導体装置の歩留まりを低下させる要因となる。

6

【0010】前述の公知文献1 (特開平8-10716 1号公報)には、未充填部の発生を防ぐ手段として、チクソ性の低いモールド材を使うこと、及び前記の場合において、さらに真空脱泡を併用することが開示されている。しかし、トランスファ・モールド法においては、前記手段を適用する事によって、ボイド発生の問題を解決することはできない。

【0011】トランスファ・モールド法を採用する場合には、樹脂の流れはゲートからの注入によってコントロールされるものである。それゆえに、ゲートと対向する位置、樹脂が最後に充填される領域にエアベントを設けることによって、樹脂がキャビティ中に充填されるまでの間、キャビティ中の空気をエアベントから排除することができるものである。

【0012】しかし、トランスファ・モールド法においては、樹脂の流れがチクソ性によって支配される程度までチクソ性を低減し、または樹脂の注入速度を低くすると、樹脂の流れの制御が困難となり、樹脂が最後に充填される領域に設けるべきであるエアエベントの位置を設定することが実質的に不可能となる。

【0013】従って、トランスファ・モールド法においては、樹脂にチクソ性の低い物を採用することによって、樹脂の注入過程の状態を制御し、ボイドの巻き込みを無くすことは事実上不可能である。

【0014】また、封止樹脂の硬化収縮による反りを低減し、ダイシング工程を容易にすることを目的とし、または樹脂の熱膨張係数を半導体チップと近い物にし、熱サイクル時に半導体チップにかかる応力を低減することを目的として、大量のフィラー(例えば80%以上)を封止樹脂に添加した場合には、モールド材としてチソ性の低い物を採用した場合でも、フィラーの存在によってチクソ性は高くなってしまうため、ボイドの巻き込みを

解決する程度の低いチクソ性を得ることはできない。

【0015】また、ポッティング法においては、ポッティング後、樹脂硬化の前の状態の半導体装置を、気圧の低い雰囲気中に置くことにより、気泡を樹脂外に排除する真空脱泡という手段を採用することが可能であるが、トランスファ・モールド法においては、樹脂の注入及び硬化はキャビティ内で行なわれるため、真空脱泡法によってボイドを低減させる方法は採用することができない。

【0016】このようなことから、トランスファ・モー 10 ルド法においては、公知文献1に記載されている技術を 適用することによってボイドの発生を防ぐことはできな いため、ボイド対策として新たな方法を採用する必要が ある。

【0017】そこで、本発明者等は、図26に示すように、ボイド67Bが基板60の一主面に接触して残存していることから、基板60の一主面に対する樹脂67Aの濡れ性に着眼し、本発明を成した。

【0018】本発明の目的は、半導体装置の歩留まりの向上を図ることが可能な技術を提供することにある。本 20 発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

[0019]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記のとおりである。

(1) 基板の一主面上に前記一主面の第1辺側から前記第1辺と対向する第2辺側に向かって所定の間隔を置いて実装された複数の半導体チップを、前記基板と共に成30形金型のキャビティの内部に配置し、その後、前記キャビティの内部に前記基板の一主面の第1辺側から第2辺側に向かって樹脂を注入して、前記複数の半導体チップを一括封止する樹脂封止体を形成する工程を備え、更に、前記樹脂封止体を形成する工程を備え、更に、前記樹脂封止体を形成する工程を備えたことを特徴とする半導体装置の製造方法である。前記基板の一主面に残留する不純物を除去する工程は、プラズマクリーニング法で行う。

【0020】(2)基板の一主面上に前記一主面の第1辺側から前記第1辺と対向する第2辺側に向かって所定の間隔を置いて実装された複数の半導体チップを前記基板と共に成形金型のキャビティの内部に配置し、その後、前記キャビティの内部に前記基板の一主面の第1辺側から第2辺側に向かって樹脂を注入して、前記複数の半導体チップを一括封止する樹脂封止体を形成する工程を備え、更に、前記樹脂封止体を形成する工程を備え、更に、前記樹脂封止体を形成する工程を備え、更に、前記基板の一主面に粗面化処理を施す工程を備えたことを特徴とする半導体装置の製造方法である。前記粗面化処理は、プラズマクリーニング法で行う。

[0021]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

8

【0022】(実施形態1)本実施形態では、BGA型の半導体装置に本発明を適用した例について説明する。図1は本発明の実施形態1である半導体装置の概略構成を示す図((A)は樹脂封止体を除去した状態の模式的平面図,(B)は(A)のa-a線に沿う模式的断面図)であり、図2は図1(B)の一部を拡大した模式的断面図である。

【0023】図1及び図2に示すように、本実施形態の 半導体装置1Aは、主に、基板(配線基板)2、半導体 チップ10、複数のボンディングワイヤ13、樹脂封止 体14及び複数の突起状電極15等を有する構成となっ ている。半導体チップ10及び複数のボンディングワイ ヤ13は、樹脂封止体14によって封止されている。

【0024】半導体チップ10は、基板2の互いに対向する一主面(チップ搭載面)2X及び他の主面(裏面)2Yのうちの一主面2Xに接着層12を介在して接着固定されている。半導体チップ10の平面形状は方形状で形成され、本実施形態においては例えば、単結晶シリコンからなる半導体基板と、この半導体基板の回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜とを有する構成となっている。表面保護膜としては例えばポリイミド樹脂が用いられている。

【0025】半導体チップ10には、集積回路として例えば制御回路が内蔵されている。この制御回路は、主に、半導体基板の回路形成面に形成されたトランジスタ素子及び配線層に形成された配線によって構成されている。

【0026】半導体チップ10の互いに対向する一主面(回路形成面)10X及び他の主面(裏面)のうちの一主面10Xには、半導体チップ10の外周囲の各辺に沿って複数の電極パッド(ボンディングパッド)11が形成されている。この複数の電極パッド11の夫々は、半導体チップ10の多層配線層のうちの最上層の配線層に形成され、制御回路を構成するトランジスタ素子と電気的に接続されている。複数の電極パッド11の夫々は、例えば、アルミニウム(A1)膜又はアルミニウム合金膜等の金属膜で形成されている。

【0027】基板2は、詳細に図示していないが、絶縁層、導電層の夫々を順次積み重ねた多層配線構造となっている。各絶縁層は例えばガラス繊維にエポキシ系の樹脂を含浸させたガラスエポキシ基板で形成され、各配線層は例えば銅(Cu)からなる金属膜で形成されてい

る。基板2の平面形状は方形状で形成され、本実施形態

においては例えば正方形で形成されている。

【0028】基板2の一主面2Xには、その最上層の導 電層に形成された配線の一部分からなる複数の接続部 (ランド) 3が配置されている。また、基板2の一主面 2 Xには、その最上層の導電層に形成された配線を保護 する樹脂膜4が形成されている。この樹脂膜4には、接 続部3の表面を露出する開口が形成されている。

【0029】基板2の裏面2Yには、その最下層の導電 層に形成された配線の一部分からなる複数の電極パッド (ランド) 5が配置されている。また、基板2の裏面2 Yには、その最下層の導電層に形成された配線を保護す る樹脂膜6が形成されている。この樹脂膜6には、電極 パッド5の表面を露出する開口が形成されている。樹脂 膜4及び6は、例えばエポキシ系の樹脂又はポリイミド 系の樹脂で形成されている。

【0030】複数の突起状電極15は、基板2の裏面2 Yに配置された複数の電極パッド5に夫々固着され、電 気的にかつ機械的に接続されている。突起状電極15 は、例えばPb-Sn組成の半田材からなるボール状バ ンプで形成されている。

【0031】樹脂封止体14の平面形状は方形状で形成 され、本実施形態においては例えば正方形で形成されて いる。樹脂封止体14は、低応力化を図る目的として、 例えば、フェノール系硬化剤、シリコーンゴム及び多数 のフィラー (例えばシリカ) 等が添加されたエポキシ系 の熱硬化性絶縁樹脂で形成されている。

【0032】半導体チップ10の一主面10Xに配置さ れた複数の電極パッド11は、ボンディングワイヤ11 を介して基板2の一主面2Xに配置された複数の接続部 3に夫々電気的に接続されている。ボンディングワイヤ 30 13としては、例えば金(Au)ワイヤを用いている。 ボンディングワイヤ13の接続方法としては、例えば、 熱圧着に超音波振動を併用したボールボンディング(ネ イルヘッドボンディング)法を用いている。

【0033】樹脂封止体14及び基板2の外形サイズは ほぼ同一となっており、樹脂封止体14及び基板2の側 面は面一となっている。本実施形態の半導体装置1Aの 製造においては、後で詳細に説明するが、基板の一主面 に所定の間隔を置いて実装された複数の半導体チップ1 0を樹脂封止体で一括封止し、その後、各半導体チップ 40 10毎(各製品形成領域毎)に樹脂封止体及び基板を同 時に分割して製造する方法が採用されている。

【0034】図3は本実施形態の半導体装置1Aの製造 に用いられる基板の模式的平面図であり、図4は図3の 一部を拡大した模式的平面図であり、図5は図4のbb線に沿う模式的断面図である。

【0035】図3乃至図5に示すように、基板(配線基 板) 20の平面形状は方形状で形成され、本実施形態に おいては例えば長方形で形成されている。基板20の一 主面(チップ搭載面)20Xには、複数の製品形成領域 50

22が所定の間隔を置いて行列状に配置されている。各 製品形成領域22にはチップ搭載領域22が配置され、 その周囲に複数の接続部3が配置されている。各製品形 成領域22は、樹脂封止体が形成されるモールド領域2 1の中に配置されている。各製品形成領域22の構成 は、基板2と同様の構成となっている。即ち、基板20 の一主面20Xにはその全面にわたって樹脂膜(4)が 形成され、一主面20Xと対向する他の主面(裏面)に はその全面にわたって樹脂膜(6)が形成されている。 なお、各製品形成領域22は、基板20を分割するため の分離領域を介して互いに離れた状態で配置されてい

10

【0036】図6は本実施形態の半導体装置1Aの製造 に用いられる成形金型の上型の概略構成を示す模式的平 面図であり、図7は前記成形金型の下型の概略構成を示 す模式的平面図であり、図8は前記成形金型の概略構成 を示す模式的断面図である。

【0037】図6乃至図8に示すように、成形金型30 は、キャビティ31、複数のゲート32、複数のサブラ 20 ンナー33、複数のメインランナー34、複数のカル3 5、連結ランナー36、複数のエアベント37、複数の ポット38及び基板搭載領域39等を備えている。31 ~37の各構成部は上型30Aに設けられ、38~39 の各構成部は下型に設けられている。キャビティ37及 び基板搭載領域39の平面形状は基板20の平面形状に 対応する平面形状で形成され、本実施形態においては例 えば長方形で形成されている。キャビティ31は上型3 0 Aの合わせ面から深さ方向に窪んでいる。 基板搭載領 域39は下型30Bの合わせ面から深さ方向に窪んでい

【0038】成形金型30において、樹脂は、ポット3 8からカル35、メインランナー34、サブランナー3 3及びゲート32を通してキャビティ31の内部に注入 される。複数のゲート32は、キャビティ63の内部の 全域にわたって樹脂が均一に充填されるように、キャビ ティ31の互いに対応する2つの長辺のうちの一方の長 辺に沿って配置されている。従って、樹脂はキャビティ 31の内部に、キャビティ31の一方の長辺側から他方 の長辺側に向かって注入される。複数のエアベント37 は、ゲート32が配置されたキャビティ31の一方の長 辺を除いた3辺に沿って配置されている。

【0039】次に、本実施形態の半導体装置1Aの製造 について、図9乃至図16を用いて説明する。図9、図 10、図11及び図16は半導体装置の製造を説明する ための模式的断面図であり、図12乃至図15はトラン スファ・モールドー括方式で樹脂封止体を形成する時の 樹脂の流れを示す図((A)は模式的平面図,(B)は 模式的断面図)である。

【0040】まず、図3に示す基板20を準備する。次 に、基板20の一主面20Xの各製品形成領域のチップ

(7)

搭載領域に例えばエポキシ系の熱硬化性樹脂からなる接着層12を形成し、その後、各チップ搭載領域に接着層12を介在して半導体チップ10を搭載し、その後、熱処理を施して接着層12を硬化させて、図9(A)に示すように、各チップ搭載領域に半導体チップ10を接着固定する。この工程において、基板20は例えば150℃程度に加熱されるため、半導体チップ10の電極パッド11の表面及び基板20の接続部3の表面に自然酸化膜が形成される。また、樹脂膜4に含まれていた油脂分及び有機溶媒などの不純物がアウトガスとなって放出され、基板20の一主面2X、接続部3の表面及び電極パッド11の表面等が汚染される。

【0041】次に、図9(B)に示すように、半導体チップ10の電極パッド11の表面及び基板20の接続部3の表面に清浄処理を施して、これらの表面に残留する自然酸化膜や油脂分及び有機溶媒等の不純物を除去する。この清浄処理は、例えば酸素又はアルゴンガスを用いたプラズマクリーニング法で行う。

【0042】次に、図10(A)に示すように、半導体チップ10の電極パッド11と基板20の接続部3とを20ボンディングワイヤ13で電気的に接続する。この工程において、半導体チップ10の電極パッド11の表面及び基板20の接続部3の表面に残留する自然酸化膜や油脂分及び有機溶媒等の不純物が前段の清浄工程にて除去されているので、ワイヤボンディング工程の接続信頼性が向上する。また、この工程において、基板20は例えば125℃程度に加熱されるため、樹脂膜4に含まれていた油脂分及び有機溶媒等の不純物がアウトガスとなって放出され、基板20の一主面20X等が汚染される。また、この工程において、基板20の一主面20Xに複30数の半導体チップ10が実装される。

【0043】次に、図10(B)に示すように、基板20の一主面20に清浄処理を施して、基板20の一主面20Xに残留している油脂分及び有機等の不純物を除去する。この清浄処理は、酸素又はアルゴンガスを用いたプラズマクリーニング法で行う。プラズマクリーニング法は、油脂分等の不純物を除去できると共に、基板20の一主面20Xの表面を粗面化することができる。

【0044】次に、図11に示すように、成形金型30の上型30Aと下型30Bとの間に基板20を位置決め 40し、基板20の一主面20X上に実装された複数の半導体チップ10を基板20と共に成形金型20のキャビティ31の内部に配置する。この時、基板20は下型30Bに設けられた基板搭載領域39に搭載される。

【0045】次に、ポット38から、カル35、メインランナー34、サブランナー33及びゲート32を通してキャビティ31の内部に例えばエポキシ系の熱硬化性樹脂を注入して、基板20の一主面20Xに実装された複数の半導体チップ10を一括封止する樹脂封止体24を形成する。

【0046】この工程において、図12に示すように、キャビティ31の内部の全域にわたって樹脂24Aが均一に充填されるように、キャビティ31の互いに対向する2つの長辺のうちの一方の長辺に沿って複数のゲート32が設けられているため、樹脂24Aは、キャビティ31の内部に基板20の一方の長辺側から他方の長辺側に向かって注入される。この時、半導体チップ10は、互いに対向する2つの辺が樹脂24Aの注入方向Sに対してほぼ直角に交差する配置となっている。

【0047】キャビティ31の内部に注入された樹脂24Aは、図12乃至図14に示すように基板20の一方の長辺側から他方の長辺側に向かって流れ、図15に示すようにキャビティ31の内部に充填される。

【0048】キャビティ31の内部に注入された樹脂2 4 Aは、半導体チップ10の一主面10 X及び側面に沿 って流れる。半導体チップ10の一主面10X及び側面 に沿って流れる樹脂 2 4 A は半導体チップ 1 0 間に流れ 込むが、半導体チップ10の一主面10Xに沿って流れ る樹脂24Aは半導体チップ10の側面に沿って流れる 樹脂24Aよりも流速が遅いため、半導体チップ10の 一主面10Xに沿って流れる樹脂24Aと半導体チップ 10の側面に沿って流れる樹脂24Aとが交わる所(図 14参照)でボイド24Bが発生する。一方、基板20 の一主面20に残留する油脂分等の不純物は前述の清浄 工程において除去されており、更に基板20の一主面2 0 X は粗面化されているため、基板 2 0 の一主面 2 0 X に対して樹脂24Aの濡れ性が向上している。このた め、樹脂24Aの注入方向Sに対して半導体チップ10 によって影となる所に半導体チップ10の側面に沿って 流れる樹脂24Aが廻り込み易くなる。従って、半導体 チップ10の一主面10Xに沿って流れる樹脂24Aと 半導体チップ10の側面に沿って流れる樹脂24Aとが 交わる所(図14参照)で発生したボイド24Bは基板 20の一主面2Xから離間される。このように基板20 の一主面2Xから離間したボイド24Bは、樹脂注入過 程において樹脂24Aの流れによって移動し易くなるた め、図15に示すように、半導体チップ10によって影 となる所にはボイド24日は残存しない。基板20の一 主面20Xから離間したボイド24Bは樹脂24の流れ によって移動しながら徐々に小さくなり、温度サイクル 試験時においてポップコーン現象を起こさない程度まで 小さくなる。

【0049】即ち、樹脂封止体24を形成する工程の前に、基板20の一主面20Xに清浄処理を施して、基板20の一主面20Xに残留する油脂分等の不純物を除去することにより、基板20の一主面20Xに対する樹脂24Aの濡れ性が向上し、半導体チップ10の側面に沿って流れる樹脂24Aが樹脂24Aの注入方向Sに対して半導体チップ10によって影となる所に廻り込み易く50なるため、半導体チップ10の一主面10Xに沿って流

れる樹脂24Aと半導体チップ10の側面に沿って流れる樹脂24Aとが交わる個所に発生したボイド24Bは 基板20の一主面20Xから排除される。

【0050】また、清浄処理をプラズマクリーニング法で行うことにより、基板20の一主面20Xに残留する油脂分等の不純物を除去することができると共に、基板20の一主面20Xの表面が粗面化されるので、基板2のの一主面20Xに対する樹脂24Aの濡れ性が更に向上する。樹脂24Aの濡れ性は、流動する面に残留する油脂分等の不純物を除去することによって高くなり、また、流動する面を粗くすることによって高くなる。但し、当然ではあるが、粗面化による樹脂の濡れ性の向上には限度がある。

【0051】次に、図16(A)に示すように、基板20の裏面に配置された電極パッド5の表面上に突起状電極15を例えばボール供給法で形成し、その後、一括封止した樹脂封止体24がダイシングシート25に基板20を接着固定し、その後、図16(B)に示すように、ダイシング装置で樹脂封止体24及び基板20を各半導体チップ10年(各製品形成領域毎)に同時に分割する。この工程により、図1乃至図3に示す半導体装置1Aがほぼ完成する。このように、本実施形態によれば、以下の効果が得られる。

【0053】これにより、基板20の一主面20Xに残留していた油脂分及び有機溶媒等の不純物を除去し、基板20の一主面20Xに樹脂24Aとの濡れ性が高い材料をより多く露出させ、または基板20の一主面20X 40に微細な凹凸を有する状態にすることによって、樹脂24Aの注入に伴う流れによって、樹脂24A中のボイドの排除をより促進することができる。この結果、半導体装置1Aの歩留まりの向上を図ることができる。

【0054】なお、本実施形態では、一主面20Xに樹脂膜4を有する基板20を用いた例について説明したが、樹脂基板であれば一主面20Xに樹脂膜4を有さなくとも、製造工程における熱処理によって樹脂基板に含まれていた油脂分及び有機溶媒等の不純物がアウトガス 50

となって放出する。

【0055】また、本実施形態では、基板20としてガラエポ基板を用いた例について説明したが、本発明は基板20としてBT樹脂からなる基板を用いた場合においても有効である。

14

【0056】また、基板20として樹脂テープを用いた場合、樹脂封止体の硬化収縮によって反りが激しくなるので、フィラーの添加量を増加しなければならない。このような場合、樹脂の流動性が低下すため、ボイドが発生し易くなる。

【0057】(実施形態2)図17は本発明の実施形態2である半導体装置の模式的断面図である。図17に示すように、本実施形態の半導体装置1Bは、基本的に前述の実施形態1と同様の構成となっており、以下の構成が異なっている。

【0058】即ち、基板2の一主面2Xに接着層12を介在して半導体チップ10が接着固定され、半導体チップ10の一主面10に接着層42を介在して半導体チップ40が接着固定されている。半導体チップ42は半導体チップ10よりも小さい平面サイズで形成されている。半導体チップ42の一主面に配置された電極パッド41は、基板20の一主面20Xに形成された接続部3にボンディングワイヤ43を介して電気的に接続されている。半導体チップ10及び42は樹脂封止体14によって封止されている。

【0059】以下、半導体装置1Bの製造について、図 18及び図19を用いて説明する。図18及び図19は 半導体装置の製造を説明するたの模式的断面図である。 【0060】まず、基板20を準備し、その後、基板2 0の一主面 20 Xの各製品形成領域のチップ搭載領域に 例えばエポキシ系の熱硬化性樹脂からなる接着層12を 形成し、その後、チップ搭載領域に接着層12介在して 半導体チップ10を搭載し、その後、熱処理を施して接 着層12を硬化させて、チップ搭載領域に半導体チップ 10を接着固定する。この工程において、基板20は例 えば180℃程度に加熱されるため、半導体チップ10 の電極パッド11の表面及び基板20の接続部3の表面 に自然酸化膜が形成される。また、樹脂膜4に含まれて いた油脂分及び有機溶媒などの不純物がアウトガスとな って放出され、基板20の一主面、接続部3の表面及び 電極パッド11の表面等が汚染される。

【0061】次に、各半導体チップ10の一主面10Xに例えばエポキシ系の熱硬化性樹脂からなる接着層42を形成し、その後、半導体チップ10の一主面10Xに接着層42を介在して半導体チップ40を搭載し、その後、熱処理を施して接着層42を硬化させて、図18(A)に示すように、半導体チップ10に半導体チップ42を接着固定する。この工程において、基板20は例えば180℃程度に加熱されるため、半導体チップ10の電極パッド11の表面及び基板20の接続部3の表面

に自然酸化膜が形成される。また、樹脂膜4に含まれていた油脂分などの不純物がアウトガスとなって放出され、基板20の一主面、接続部3の表面及び電極パッド11の表面等が汚染される。

【0062】次に、図18(B)に示すように、酸素又はアルゴンガスを用いたプラズマクリーニング法にて、 半導体チップ10及び42の電極パッド(11,41) の表面及び基板20の接続部3の表面に残留している不 純物を除去する。

【0063】次に、図19 (A) に示すように、半導体チップ10の電極パッド11と基板20の接続部3とをボンディングワイヤ13で電気的に接続すると共に、半導体チップ40の電極パッド41と基板20の接続部3とをボンディングワイヤ13で電気的に接続する。この工程において、基板20は例えば125℃程度に加熱されるため、樹脂膜4に含まれていた油脂分などの不純物がアウトガスとなって放出され、基板20の一主面等が汚染される。

【0064】次に、図19(B)に示すように、酸素又はアルゴンガスを用いたプラズマクリーニング法にて、基板20の一主面20Xに残留している不純物を除去する。この工程において、プラズマクリーニング法は、基板20の一主面20Xを粗面化することができるので、不純物の除去及び基板20の一主面20Xの粗面化を行うことができる。

【0065】次に、前述の実施形態と同様に、成形金型30の上型30Aと下型30Bとの間に基板20を位置決めし、基板20の一主面20X上に実装された複数の半導体チップ10と、各半導体チップ10に夫々積層された複数の半導体チップ40とを、基板20と共に成形金型20のキャビティ31の内部に配置し、その後、ポット38から、カル35、メインランナー34、サブランナー33及びゲート32を通してキャビティ31の内部に樹脂を注入して、基板20の一主面20Xに実装された複数の半導体チップ10及び40を一括封止する樹脂封止体を形成する。

【0066】この後、前述の実施形態1と同様の工程を施すことにより、図17に示す半導体装置1Bが形成される。本実施形態の半導体装置1Bの製造において、基板20の一主面20X上に2つの半導体チップ(10,40)が積層されているので、樹脂24Aの注入方向Sに対して半導体チップ10及び40によって影となる部分にボイドが発生し易いが、樹脂封止体を形成する工程の前に、基板20の一主面20Xにプラズマクリーニング法で清浄処理を施すことにより、前述の実施形態1と同様の効果が得られる。

【0067】(実施形態3)図20は本発明の実施形態3である半導体装置の模式的断面図である。図20に示すように、本実施形態の半導体装置1Cは、基本的に前述の実施形態2と同様の構成となっており、以下の構成50

が異なっている。

【0068】即ち、基板20の一主面2Xに突起状電極53を介在して半導体チップ50が実装され、半導体チップ50の一主面と対向する他の主面(裏面)に接着層12を介在して半導体チップ10が接着固定されている。半導体チップ50はその一主面に配置された電極パッド50は、基板20の一主面2Xに配置された電極パッド3Aに突起状電極53を介在して電気的に接続されている。半導体チップ50と基板20との間には、例えばエポキシ系の熱硬化性樹脂52が充填されている。半導体チップ10の電極パッド11は、ボンディングワイヤ13を介して基板20の接続部3に電気的に接続されている。半導体チップ50及び10は樹脂封止体2によって封止されている。

16

【0069】以下、半導体装置1Cの製造について、図21及び図22を用いて説明する。図21及び図22は半導体装置の製造を説明するたの模式的断面図である。 【0070】まず、基板20を準備し、その後、基板20の一主面20Xの各製品形成領域のチップ搭載領域に配置された電極パッド3Aと半導体チップ50の一主面に配置された電極パッド51との間に突起状電極53を介在した状態で突起状電極53を溶融して、基板20の一主面の各製品形成領域に半導体チップ51を実装する。この工程において、基板20は例えば205℃程度に加熱されるため、基板20の接続部3の表面に自然酸化膜が形成される。また、樹脂膜4に含まれていた油脂分及び有機溶媒どの不純物がアウトガスとなって放出され、基板20の一主面、接続部3の表面等が汚染され、

【0071】次に、半導体チップ50と基板20との間に例えばエポキシ系の熱硬化性樹脂52を充填し、その後、熱処理を施して熱硬化性樹脂52を硬化させる。この工程において、基板20は例えば150℃程度に加熱されるため、基板20の接続部3の表面に自然酸化膜が形成される。また、樹脂膜4に含まれていた油脂分及び有機溶媒どの不純物がアウトガスとなって放出され、基板20の一主面、接続部3の表面等が汚染される。

【0072】次に、各半導体チップ50の裏面に例えばエポキシ系の熱硬化性樹脂からなる接着層42を形成し、その後、半導体チップ50の裏面に接着層10を介在して半導体チップ10を搭載し、その後、熱処理を施して接着層10を硬化させて、図21(A)に示すように、半導体チップ10に半導体チップ42を接着固定する。この工程において、基板20は例えば180℃程度に加熱されるため、半導体チップ10の電極パッド11の表面及び基板20の接続部3の表面に自然酸化膜が形成される。また、樹脂膜4に含まれていた油脂分などの不純物がアウトガスとなって放出され、基板20の一主面、接続部3の表面及び電極パッド11の表面等が汚染される。

17

【0073】次に、図21(B)に示すように、酸素又はアルゴンガスを用いたプラズマクリーニング法にて、 半導体チップ10の電極パッド11の表面及び基板20 の接続部3の表面に残留している不純物を除去する。

【0074】次に、図22(A)に示すように、半導体チップ10の電極パッド11と基板20の接続部3とをボンディングワイヤ13で電気的に接続する。この工程において、基板20は例えば125℃程度に加熱されるため、樹脂膜4に含まれていた油脂分などの不純物がアウトガスとなって放出され、基板20の一主面等が汚染10される。

【0075】次に、図22(B)に示すように、酸素又はアルゴンガスを用いたプラズマクリーニング法にて、基板20の一主面20Xに残留している不純物を除去する。この工程において、プラズマクリーニング法は、基板20の一主面20Xを粗面化することができるので、不純物の除去及び基板20の一主面20Xの粗面化を行うことができる。

【0076】次に、前述の実施形態と同様に、成形金型30の上型30Aと下型30Bとの間に基板20を位置20決めし、基板20の一主面20X上に実装された複数の半導体チップ50に夫々積層された複数の半導体チップ10とを、基板20と共に成形金型20のキャビティ31の内部に配置し、その後、ポット38から、カル35、メインランナー34、サブランナー33及びゲート32を通してキャビティ31の内部に樹脂を注入して、基板20の一主面20Xに実装された複数の半導体チップ50及び10を一括封止する樹脂封止体を形成する。

【0077】この後、前述の実施形態1と同様の工程を 30 施すことにより、図20に示す半導体装置1Cが形成される。本実施形態の半導体装置1Cの製造において、基板20の一主面20X上に2つの半導体チップ(50,10)が積層されているので、樹脂24Aの注入方向Sに対して半導体チップ50及び10によって影となる部分にボイドが発生し易いが、樹脂封止体を形成する工程の前に、基板20の一主面20Xにプラズマクリーニング法で洗浄処理を施すことにより、前述の実施形態1と同様の効果が得られる。

【0078】以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。例えば、本発明は、CSP構造の半導体装置の製造技術に適用することができる。また、本発明は、基板上に複数の半導体チップを実装したMCM構造の半導体装置の製造技術に適用することができる。

[0079]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 50 記のとおりである。本発明によれば、半導体装置の歩留 まりの向上を図ることができる。

18

【図面の簡単な説明】

【図1】本発明の実施形態1である半導体装置の概略構成を示す図((A)は樹脂封止体を除去した状態の模式的平面図,(B)は(A)のa-a線に沿う模式的断面図)である。

【図2】図1 (B) の一部を拡大した模式的断面図である。

【図3】実施形態1である半導体装置の製造に用いられる基板(分割用基板)の模式的平面図である。

【図4】図3の一部を拡大した模式的断面図である。

【図5】図4のb-b線に沿う模式的断面図である。

【図6】実施形態1である半導体装置の製造に用いられる成形金型の上型の概略構成を示す模式的平面図である。

【図7】実施形態1である半導体装置の製造に用いられる成形金型の下型の概略構成を示す模式的平面図である。

【図8】実施形態1である半導体装置の製造に用いられる成形金型の概略構成を示す模式的断面図である。

【図9】(A), (B) は実施形態1である半導体装置の製造を説明するための模式的断面図である。

【図10】(A), (B)は実施形態1である半導体装置の製造を説明するための模式的断面図である。

【図11】実施形態1である半導体装置の製造を説明するための模式的断面図である。

【図12】実施形態1である半導体装置の製造において、樹脂封止工程を説明するための図((A)は模式的平面図,(B)は模式的断面図)である。

【図13】実施形態1である半導体装置の製造において、樹脂封止工程を説明するための図((A)は模式的平面図,(B)は模式的断面図)である。

【図14】実施形態1である半導体装置の製造において、樹脂封止工程を説明するための図((A)は模式的平面図,(B)は模式的断面図)である。

【図15】実施形態1である半導体装置の製造において、樹脂封止工程を説明するための図((A)は模式的平面図,(B)は模式的断面図)である。

【図16】(A), (B) は実施形態1である半導体装置の製造を説明するための模式的断面図である。

【図17】本発明の実施形態2である半導体装置の概略 構成を示す模式的断面図である。

【図18】 (A), (B) は実施形態2である半導体装置の製造を説明するための模式的断面図である。

【図19】(A), (B)は実施形態2である半導体装置の製造を説明するための模式的断面図である。

【図20】本発明の実施形態3である半導体装置の概略 構成を示す模式的断面図である。

【図21】(A), (B)は実施形態3である半導体装

置の製造を説明するための模式的断面図である。

【図22】実施形態3である半導体装置の製造を説明す るための模式的断面図である。

19

【図23】従来の半導体装置の製造において、樹脂封止 工程を説明するための図((A)は模式的平面図.

(B) は模式的断面図)である。

【図24】従来の半導体装置の製造において、樹脂封止 工程を説明するための図((A)は模式的平面図,

(B) は模式的断面図)である。

工程を説明するための図((A)は模式的平面図,

(B) は模式的断面図) である。

【図26】従来の半導体装置の製造において、樹脂封止*

*工程を説明するための図((A)は模式的平面図,


(B) は模式的断面図) である。


【符号の説明】

1A, 1B, 1C…半導体装置、2, 20…基板、3… 接続部、4,6…樹脂層、5…電極パッド、10…半導 体チップ、11…電極パッド、12…接着層、13…ボ ンディングワイヤ、14…樹脂封止体、21…樹脂封止 体形成領域、22…製品形成領域、23…チップ搭載領 域、30…成形金型、32…キャビティ、33…ゲー 【図25】従来の半導体装置の製造において、樹脂封止 10 ト、33…サブランナー、34…メインランナー、35 …カル、36…連結ランナー、37…エアーベント、3 8…ポット、39…基板搭載領域。

【図1】


図1






【図2】

図 2



【図17】

図17



[図3]


[図20]

[図20]

[図20]


[図20]

[図20]




【図5】

図5




【図6】





【図8】

図 8




【図7】






【図10】




【図11】


図11



【図18】


図18







【図19】

図19




【図24】






【図21】

図21




【図22】

図22





[図23]




62B 60


【図25】





【図26】





フロントページの続き

(72)発明者 葛西 紀彦 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 F ターム(参考) 5F061 AA01 BA03 CA21 CB02 CB12 CB13